Leti
在我的Leti訪談中，我們討論了他們與IBM的合作論文，“ Imaging， Modeling and Engineering of Strainin Gate－All－Around Nanosheet Transistors ”。在這項工作中，他們再次專注于納米片／納米線，他們使用透射電子顯微鏡（TEM）成像來成像晶格常數并測量應變。這種技術可以使應變在原子尺度上可視化。
圖3展示了他們對結構所做的初始建模，模型預測的結構會承受輕微的拉伸應力。
圖3．納米片應變建模，圖像由Leti提供。
他們在對溝道成像時發現的是，層間介電層（ILD）對溝道施加了壓縮應力，這與建模時所期望的拉應力相反。您可以調節來自柵極堆疊和接觸的應力，Leti在管理應力方面擁有很多專業知識，并且可以使用此技術校準模型。圖4說明了結果。
圖4．溝道應變的TEM圖像，圖像由Leti提供。
此處使用的應力測量技術是由Leti開發的，并使用了一系列專業技術使其更加精確和敏感。他們還發現，當您沉積非晶偽柵極后將其重結晶為多晶硅時，體積減小會產生凹穴和拉伸應變。
總結
IBM和Leti在IEDM上發表的關于Nanosheet的工作進展：改進蝕刻工藝，基于偶極子的Vt控制，在疊層下引入介電層降低寄生電容以及對納米片疊層中應力的理解，以使Nanosheet架構朝著量產邁進。應力會影響載流子遷移率，進而影響器件性能，因此也是未來工藝優化的關鍵。