表2列出了一系列低噪聲穩壓器及其關鍵參數。這里給出的器件都非常適合為低相位噪聲RF設計中的RF器件供電；相關條件和特性曲線請參閱數據手冊。數據手冊中包括了多個偏移頻率下的噪聲密度和PSRR曲線。表中顯示了10 kHz偏移的噪聲密度，因為該區域對許多穩壓器而言通常存在限制。所示的PSRR對應于1 MHz偏移，因為許多線性穩壓器在這些偏移處會失去抑制能力，需要額外的濾波。
表2．低噪聲穩壓器系列最適合低相位噪聲RF設計
從ADM7150供電時，HMC589A殘余相位噪聲測試的結果如圖9所示。該測量結果顯示了放大器的真實性能，其本底噪聲低于－170 dBc ／ Hz，并且此性能一直保持到10 kHz偏移。
圖9．HMC589A殘余相位噪聲，3．2 GHz，輸入RF功率為0 dBm，ADM7150穩壓器提供直流電源。
描述電源特性的系統化方法
低相位噪聲應用的電源設計通常會不加考慮地選擇可用的最佳穩壓方案，而無視實際最低規格，這會導致過度設計。對于小批量設計，這種方法可能值得繼續，但對于大批量生產，性能、成本和復雜性必須優化，過度設計可能是一種不受歡迎的浪費。
下面是一種定量推導電源規格的方法：
用正弦波調制電源以表征H（s）。H（s）將是頻率的函數，每十倍頻程測試一次。
分配電源對雜散和相位噪聲的貢獻，在RF規格之下留一定的裕量。
計算電源紋波規格，
（14）
計算電源噪聲規格，
（15）
上述第一步中的一個重要事項是了解Hm（s）和H （s）在設計預期的工作條件下如何變化。在HMC589A表征中，此變化是在若干功率水平下進行測量，如圖10所示。
圖10．Hm （s）和H （s）的變化與偏移頻率和功率水平的關系，使用HMC589A評估電路，頻率為3．2 GHz。
結語
雖然人們普遍認為，在RF應用中應限制電源紋波和噪聲，但很少有人充分理解其定量影響。利用本文所述的系統化方法，工程師可以按部就班地量化電源對期望RF性能的影響，從而做出明智的電源選擇。
參考文獻
Jarrah Bergeron。“分析及管理電源噪聲 和時鐘抖動對高速DAC相位噪聲的影響”。《模擬對話》，第51卷，2017年。
Calosso E． Calosso、Yannick Gruson和Enrico Rubiola。“DDS中的相位噪聲 和幅度噪聲”。IFCS，2012年。
Peter Delos和Jarret Liner。“改進DAC相位噪聲測量 以支持超低相位噪聲DDS應用”。《模擬對話》，第51卷，2017年。
Umesh Jayamohan。“為GSPS或RF采樣ADC供電：開關穩壓器與 LDO”。《模擬對話》，第50卷，2016年。“微波振蕩器的相位噪聲特性”。Agilent Technologies，產品筆記，11729B－1，2007年。
Rob Reeder。“高速ADC的電源設計”，ADI公司，2012年。
Walls，Warren F．，“交叉相關相位噪聲測量”，IFCS，1992年。
ADI公司 Peter Delos
作者簡介
Peter Delos是ADI公司航空航天和防務部門的技術主管，在美國北卡羅萊納州格林斯博羅工作。他于1990年獲得美國弗吉尼亞理工大學電氣工程學士學位，并于2004年獲得美國新澤西理工學院電氣工程碩士學位。Peter擁有超過25年的行業經驗。其職業生涯的大部分時間花在高級RF／模擬系統的架構、PWB和IC設計上。他目前專注于面向相控陣應用的高性能接收器、波形發生器和合成器設計的小型化工作。