用整個硅片來制造處理器似乎是一個奇怪的想法，但一項新的研究表明，晶圓級芯片可以比同等的多芯片模塊MCM的性能好一個數量級，同時提供更好的能效。
晶圓級集成（WSI）的概念相當簡單：不是制造一個裝滿芯片的晶圓，而是將它們分開，然后將它們重新連接在一起，放在多芯片模塊或封裝的印刷電路板（PCB）上，晶圓本身可以作為“超級芯片”的襯底，將各個元件連接在一起就位。從理論上講，這應該可以降低成本（消除單個芯片的封裝）并提高性能（通過接近組件可以實現更快的數據速率）。
WSI還可以構建更密集的設備。在一個電路板中，有90％甚至更多的空間用于非模組件。據英特爾稱，芯片到芯片通信的I／O電路已占據某些處理器面積的25％以上。對于晶圓級設備，互連只會占用不到10％的面積。
制造晶圓級芯片的想法已經存在一段時間了，其中最著名的嘗試之一是在1980年，當時Gene Amdahl試圖構建一個大型機晶圓級計算機芯片，作為他新成立的創業公司Trilogy Systems的基礎。與20世紀70年代和80年代WSI的其他失敗的嘗試一樣，Amdahl失敗的主要原因是當時的半導體制造產量不足以生產足夠數量的可用晶圓。
從那時起，制造業有了顯著進步，新技術的出現為WSI提供了一些有趣的可能性。特別是，研究人員指出，現在可以將處理器，存儲器模塊（包括3D DRAM堆棧）甚至外圍設備的高產量裸片連接到一塊晶圓上，并使用一種新的晶圓級互連技術將它們連接起來，這種技術被稱為硅互連結構（Si－IF）。
今天討論的這項研究是由來自加利福尼亞大學洛杉磯分校（UCLA）和伊利諾伊大學厄巴納 － 香檳分校（UICU）的一組研究人員進行，在題為“構建晶片級處理器 － GPU案例研究”的論文中進行了描述。
在加州大學洛杉磯分校開發的Si－IF技術盡管不如片上連接好，但也提供了比封裝級互聯更好的帶寬，延遲和能源效率。Si－IF基材與銅柱I／O引腳和模間連接集成，成為晶圓片的高性能數據管道。實質上，Si－IF用硅襯底代替PCB，并允許模具直接連接到晶圓上。
目前市面上有很多商用的多模互連技術，如臺積電的基板晶圓芯片（CoWoS）和英特爾的嵌入式多模互連橋（EMIB），但據研究人員稱，這些技術的可擴展性有限。目前最大的CoWoS設備只有一個GPU和四個內存堆棧，而EMIB技術只能連接大約5到10個芯片。
為了展示技術的成熟程度，研究人員構建了一個100mm的原型晶圓，其中10個4mm2的模具連接到Si－IF基片上，并連接40000個銅I／O引腳。在測試模具之間的電氣連接時，他們確定所有支柱引腳和管芯間鏈路工作正常。研究人員在報告中寫道：“我們在這種原型上觀察到的高產量，再加上之前報道的用于在Si－IF上連接模具的高產量，證明了制造晶圓級系統的技術準備已經就緒。” 注意，這里的模具是單獨“預制”的，它們沒有直接蝕刻在晶圓上。
該研究的其余部分涉及將“假設的”晶圓級GPU與各種配置的單芯片和多芯片GPU（在這種情況下，每個封裝四個GPU模塊）進行比較。研究人員選擇GPU作為案例研究的基礎，因為在GPU上運行的應用程序在本質上是高度并行的，因此GPU是展示多模集成優勢的良好架構。為了測量應用程序的性能，研究人員選擇了7種不同的基準測試，包括物理模擬，機器學習，線性代數，醫學成像，圖形著色和社交媒體。
與40－MCM的擴展配置（10個4－GPU封裝電路板）相比，40－GPU的芯片平均運行速度提高了5．2倍，最高可達18．9倍。24－GPU晶圓比競爭對手（6塊4－GPU封裝板）平均高出2．3倍，最高為10．9倍。研究人員將這種加速歸因于Si－IF在MCM配置下比車載網絡更高的數據帶寬。
同樣的，基于能量延遲功率（EDP）指標，與MCM晶圓相比，假設的GPU晶圓表現出更好運行基準的能量分布。仿真結果表明，24－GPU和40－GPU晶圓的節能效果分別提高了9．3倍和22．5倍。研究人員認為，在晶圓級硬件上可以獲得更好的結果，大大縮短了執行時間，并提高了晶圓級通信的能效。
他們設計的晶圓GPU以相對適中的時鐘速度運行：24－GPU版本為575 MHz，40－GPU版本為408 MHz。研究人員聲稱，如果可以使用更高的頻率，它們的性能優勢也會增加，盡管提升幅度不大：1 GHz 24－GPU晶圓的性能將比擴展后的24－MCM晶圓多出7％。
本文只提到了WSI的一個關鍵優勢，即每個多GPU晶圓在軟件上都是一個超大尺寸的GPU。即使性能和能源優勢非常有限，但是程序員生產力的提高本身可能會使這種技術對開發人員具有極大的吸引力。
WSI是否能夠從大學實驗室中脫穎而出還有待觀察，商業可行性通常是一件棘手的事情，即使是那些似乎即將實現產品化的技術。如果這些研究人員真的相信waferscale已準備好進入黃金時段，那么可能就會出現一個附帶結果。