對于輻射耦合來說，其主要抑制方法是采取電磁屏蔽，將干擾源與敏感對象有效隔離。
對于傳導耦合來說，其主要的方法是在信號布線的時候，合理安排高速信號線的走向。輸入輸出端用的導線應盡量避免相鄰平行，以免發生信號反饋或串擾，可在 兩條平行線間增設一條地線加以隔離。對于外連信號線來說，應盡量縮短輸入引線，提高輸入端阻抗。對模擬信號輸入線最好加以屏蔽，當板上信號導線阻抗不匹配 時，會導致信號反射，當印制導線較長時，線路電感會導致減幅振蕩。通過串入阻尼電阻(阻值通常取22～2 200 hm，典型值為470 hm)，可有效抑制振蕩，增強抗干擾能力，改善波形。
對于電感、電容的耦合干擾來說，可采用如下兩個方面進行抑制：一方面是選擇合適的 元器件，對于電感電容，應該根據不同元器件的頻率特性來選擇，對于其他元器件，則應選擇寄生電感、電容較小的器件。另一方面是合理地進行布局和布線，要盡 量避免長距離平行布線，電路中電氣互連點間的布線力求最短。信號(特別是高頻信號)線的拐角應設計成45度走向或稱圓形、圓弧形，切忌畫成小于或等于90 度角度形狀。相鄰布線面導線采取相互垂直、斜交或彎曲走線的形式以減少過孔的寄生電容和電感，過孔和管腳之間的引線越短越好，并可以考慮并聯打多個過孔或 微型過孔以減少等效電感。選用元器件封裝時，應選擇標準封裝，以減少因封裝不匹配而導致的引線阻抗及寄生電感。
對于電源耦合以及地耦合 來說，首先應注意降低電源線和地線阻抗，對公共阻抗、串擾和反射等引起的波形畸變和振蕩現象需采取必須措施。在各集成電路的電源和地線間分別接入旁路電容 以縮短開關電流的流通途徑。將電源線和地線設計成格子形狀，而不用梳子形狀，這是因為格子狀能顯著縮短線路環路，降低線路阻抗，減少干擾。當印制電路板上 裝有多個集成電路，且部分元件功耗較大，地線出現較大電位差，形成公共阻抗干擾時，宜將地線設計成封閉環路，這種環路無電位差，具有更高的噪聲容限。應盡 量縮短引線，將各集成電路的地以最短距離連到電路板的入口地線，降低印制導線產生的尖峰脈沖。讓地線、電源線的走向與數據傳輸方向一致，以提高電路板的噪 聲容限。盡量采用多層印制電路板，降低接地電位差，減少電源線阻抗和信號線間串擾。當沒有多層板而不得不使用雙面板時，必須盡量加寬地線線條，通常地線應 加粗到可通過3倍于導線實際流過的電流量為宜，或采用小型母線方式，將公共電源線和地線盡量分布于印制板兩面的邊緣。在電源母線插頭處接入 1μF～10μF的鉭電容器進行去耦，并在去耦電容并聯一個0．01 μF～0．1μF的高頻陶瓷電容器。
2．3 保護敏感對象
對敏感對象的保護主要集中在兩個方面，一方面是切斷敏感對象與電磁干擾之間的通道。另一方面就是降低敏感對象的敏感度。
電子設備的敏感度是一柄雙刃劍，一方面使用者希望電子裝置的靈敏度高，以提高對信號的接受能力；另一方面，靈敏度高也意味著受噪聲影響的可能性越大。因此電子設備的敏感度應根據具體情況來確定。
對于模擬電子設備來說，通常采用的方法是采用優選電路，比如設計低噪聲電路、減少帶寬、抑制干擾傳輸、平衡輸入、抑制干擾及選用高質量電源等。通過這些方法可以有效降低電子設備對電磁干擾的敏感度，提高設備的抗干擾能力。
對于數字式電子設備來說，應在工作指標許可的情況下，采用直流噪聲容限高的數字電路，例如CMOS數字電路的直流噪聲容限遠高于TTL數字電路的直流噪 聲容限；在工作指標許可的情況下，盡量采用開關速度低的數字電路，因為開關速度越高，由它引起的電壓或電流的變化也就越快，從而越容易產生電路間的耦合干 擾；在電路可接受的前提下，盡可能提高門檻電壓，利用在電路前設置分壓器或穩壓管的方法來提高門檻電壓；采用負載阻抗匹配的措施，即使負載阻抗等于信號線 的波阻抗，消除數字信號在傳輸過程中由于折射和反射的作用而產生的畸變。通常情況下，對敏感對象的保護需要與對干擾源的屏蔽以及對耦合通道的抑制結合起來 使用，并且需要在實踐中根據實際情況進行反復實驗，以達到最好的防護效果。
總結
高速電路板的電磁兼容分析與設計是一個系統性很強的工作，需要大量的工作經驗積累。電磁兼容設計是關系電子系統是否能實現功能、滿足設計指標的關鍵之一，隨著電子系統的復雜程度增加，工作頻率增高，電磁兼容設計在電子設計中的地位將越來越突出，越來越重要。
