FPGA（Field-Program mable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。所以，要想玩轉FPGA,就必須理解FPGA內部的工作原理，學習如何利用這些單元實現復雜的邏輯設計。
（一）FPGA的工作原理
FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，但是功耗較低。但是 他們也有很多的優點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA.因為這些芯片有比 較差的可編輯能力，所以這些設計的開發是在普通的FPGA上完成的，然后將設計轉移到一個類似于ASIC的芯片上。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。 現場可編程門陣列（FPGA）是可編程器件，與傳統邏輯電路和 門陣列（如PAL,GAL及CPLD器件）相比，FPGA具有不同的結構。FPGA利用小型查找表（16×1RAM）來實現組合邏輯，每個查找表連接到一 個D觸發器的輸入端，觸發器再來驅動其他邏輯電路或驅動I/O,由此構成了既可實現組合邏輯功能又可實現時序邏輯功能的基本邏輯單元模塊，這些模塊間利用 金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯接方式，并最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。
（二） FPGA設計的基礎問題
FPGA的基礎就是數字電路和VHDL語 言，想學好FPGA的人，建議床頭都有一本數字電路的書，不管是哪個版本的，這個是基礎，多了解也有助于形成硬件設計的思想。在語言方面，建議初學者學習 Verilog語言，VHDL語言語法規范嚴格，調試起來很慢，Verilog語言容易上手，而且，一般大型企業都是用Verilog語言，VHDL語言 規范，易讀性強，所以一般軍工都用VHDL.
1、工具問題
熟悉幾個常用的就可以的，開發環境QuartusII ,或ISE 就可以了，這兩個基本是相通的，會了哪一個，另外的那個也就很Easy了。功能仿真建議使用Modelsim ,如果你是做芯片的，就可以學學別的仿真工具，做FPGA的，Modelsim就足夠了。綜合工具一般用Synplify,初學先不用太關心這個，用 Quartus綜合就OK了。
2、思想問題
對于初學者，特別是從軟件轉過來的，設計的程序既費資源又速度慢，而且很有可能綜合不了，這就要求我們熟悉一些固定模塊的寫法，可綜合的模塊很多書上都有，語言介紹上都有，不要想當然的用軟件的思想去寫硬件。
3、習慣問題
FPGA學習要多練習，多仿真，signaltapII是很好的工具，可以看到每個信號的真實值， 建議初學者一定要自己多動手，光看書是沒用的。關于英文文檔問題，如果要學會Quartus II的所有功能，只要看它的handbook就可以了，很詳細，對于IT行業的人，大部分知識來源都是英文文檔，一定要耐心看，會從中收獲很多的。
4、算法問題
做FPGA的工程師，最后一般都是專攻算法了，這些基礎知識都是順手捏來的，如果你沒有做好搞理論 的準備，學FPGA始終只能停留在初級階段上。對于初學者，數字信號處理是基礎，應該好好理解，往更深的方向，不用什么都學，根據你以后從事的方向，比如 說通信、圖像處理，雷達、聲納、導航定位等。
（三） FPGA的配置模式
FPGA有多種配置模式：并行主模式為一片FPGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片FPGA;串行模式可以采用串行PROM編程FPGA；外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程。
如何實現快速的時序收斂、降低功耗和成本、優化時鐘管理并降低FPGA與PCB并行設計的復雜性等問題，一直是采用FPGA的系統設計工程師需要考慮的關鍵問題。如今，隨著FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向發展，系統設計工 程師在從這些優異性能獲益的同時，不得不面對由于FPGA前所未有的性能和能力水平而帶來的新的設計挑戰。
（四） FPGA設計的三大法則
第一 面積與速度的互換
這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等；這里的速度指的是FPGA工作 的最高頻率（和DSP或者ARM不同，FPGA設計的工 作頻率是不固定的，而是和設計本身的延遲緊密相連）。 在實際設計中，使用最小的面積設計出最高的速度是每一個開發者追求的目標，但是“魚和熊掌不可兼得”,取舍之間展示了一個開發者的智慧。
1.速度換面積
速度優勢可以換取面積的節約。面積越小，就意味著可以用更低的成本來實現產品的功 能。速度換面積的原則在一些較復雜的算法設計中常常會用到。在這些算法設計中，流水線設計常常是必須用到的技術。在流水線的設計中，這些被重復使用但是使 用次數不同的模塊將會占用大量的FPGA資源。對FPGA的設計技術進行改造，將被重復使用的算法模塊提煉出最小的復用單元，并利用這個最小的高速代替原 設計中被重復使用但次數不同的模塊。當然，在改造的過程中必然會增加一些其他的資源來實現這個代替的過程。但是只要速度具有優勢，那么增加的這部分邏輯依 然能夠實現降低面積提高速度的目的。
可以看到，速度換面積的關鍵是高速基本單元的復用。