芯片毀于噪聲：環境噪聲

　　上次說到FinFET噪聲，這次來聊一聊環境噪聲。與環境相關的噪聲源于附近數字電路的開關或電源電壓的波動（由于耗電大的器件動作可引起電源波動）。

　　“新技術發展使得晶體管集成密度不斷提高，通信速率亦不斷提高，環境噪聲也相應增大了。” Synopsys的Brain Chen說道，“設計工程師需要更強大的仿真能力來有效預測環境相關的噪聲，例如雜散相位噪聲分析與電源完整性感知統計眼圖分析（power integrity-aware statistical eye analysis）。采用FD-SOI或者FinFET-on-SOI技術會增強對環境噪聲的抵御能力，因為SOI襯底中的隱埋氧化層的阻抗比硅襯底要高。”

數字開關噪聲

　　供電電壓降低與工作頻率的提高都有可能造成電流密度的增加，從而生成存在于電源網絡的噪聲。“人們通常稱之為電壓下降（IR drop）。” Cadence的Jerry Zhao說道，“巨大的開關電流會影響到任何與之耦合的電路，這就是模擬電路的特性。開發者通常通過增加距離、采用LDO穩壓器或者干脆單獨供電來隔離這些噪聲。所以除自身所產生的模擬噪聲，模擬電路還受到數字開關噪聲的影響。”

IR Drop

　　ANSYS的Arvind Shanmugavel贊同Zhao的觀點。“對模擬與數字混合設計的產品，開發人員要特別注意從數字部分耦合到敏感的模擬電路的噪聲。模擬電路與數字電路的共地與共享電源成為噪聲通路，噪聲通過地或電源游走，耦合到與之連接的各部分電路，嚴重的會造成功能失效。對于射頻和高速數字內核集成在一起的系統，襯底噪聲注入（substrate noise injection）仿真特別重要。”